PATENT ABSTRACTS OF JAPAN

(11)Publication number : **04-321315**


(43)Date of publication of application: 11.11.1992

(51)Int.Cl. **H03K 17/22**

(21)Application number: 03-115562 (71)Applicant: NEC CORP

(22)Date of filing: 19.04.1991 (72)Inventor: NAGAI NOBUTAKA

(54) POWER-ON RESISTING DEVICE



(57)Abstract:

PURPOSE: To provide a power-on reset device for a semiconductor device driven by plural power supplies.

CONSTITUTION: The DC/DC converter of this seiconductor device generates plural internal power supply voltage VDD and VSS. When the external power supply voltage VCC reaches a 1st reference voltage, a power-on resetting circuit 100 for the DC/DC converter supplies a 1st power-on reset signal to the DC/DC converter. When the internal power supply voltage VDD reaches a 2nd reference voltage, a power-on resetting circuit for an internal circuit 100 generates a 2nd power-on resetting signal. The 2nd power-on resetting signal stops the current

supply to the power-on resetting circuit 100 for the DC/DC converter to fix the output level of the power-on resetting signal.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-321315

(43)公開日 平成4年(1992)11月11日

(51) Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 K 17/22 B 9184-5 J

審査請求 未請求 請求項の数5(全 5 頁)

(21)出願番号 特願平3-115562

(22)出願日 平成3年(1991)4月19日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 長井 信孝

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 桑井 清一

(54) 【発明の名称】 パワーオンリセツト装置

(57)【要約】

【目的】 本発明の目的は複数電源で駆動する半導体装置用のパワーオンリセット装置を提供することである。

【構成】 本発明の適用される半導体装置は、DC/DCコンバータで複数の内部電源電圧VDD, VSSを発生させている。外部電源電圧VCCが第1基準電圧に達すると、DC/DCコンバータ用パワーオンリセット回路100が第1パワーオンリセット信号をDC/DCコンバータに供給する。その後、内部電源電圧VDDが第2基準電圧に達すると、内部回路用パワーオンリセット回路110が第2パワーオンリセット信号を発生させる。第2パワーオンリセット信号はDC/DCコンバータ用パワーオンリセット回路100への電流供給を停止し、第1パワーオンリセット信号の出力レベルを固定する。



1

【特許請求の範囲】

【請求項1】 外部から供給される外部電源電圧が第1 基準電圧に達すると第1パワーオンリセット信号を出力 する第1パワーオンリセット回路と、内部電源電圧が第 2の基準電圧に達すると第2パワーオンリセット信号を 出力する第2パワーオンリセット回路と、第2パワーオ ンリセット信号に応答して第1パワーオンリセット回路 を非活性化し第1パワーリセット信号の出力レベルを固 定する手段とを備えたパワーオンリセット装置。

内部電源電圧を発生させる内部電源回路をリセットする 第1パワーオンリセット信号を発生する第1パワーオン リセット回路と、内部電源電圧が第2基準電圧に達する と内部電源回路以外の内部回路をリセットする第2パワ ーオンリセット信号を発生する第2パワーオンリセット 回路と、第2パワーオンリセット信号に応答して第1パ ワーオンリセット回路への電流の供給を停止するととも に第1パワーオンリセット信号の出力レベルを固定する 手段とを備えたパワーオンリセット装置。

源電圧から第1基準電圧を発生させる第1基準電圧発生 部と、外部電圧の昇圧と共に上昇する第1監視電圧を発 生させる抵抗列と、第1基準電圧と第1監視電圧とを比 較する第1コンパレータとを有する請求項2記載のパワ ーオンリセット装置。

【請求項4】 第2パワーオンリセット回路は、内部電 源電圧から第2基準電圧を発生させる第2基準電圧発生 部と、内部電源電圧と第2基準電圧を比較する第2コン パレータと、第2コンパレータの出力レベルを変更する レベルシフタとを有する請求項3記載のパワーオンリセ *30* ット装置。

【請求項5】 上記手段は第1内部電源線と第1コンパ レータとの間に介在する第1スイッチングトランジスタ と、第2コンパレータの出力と第2内部電源線との間に 介在する第2スイッチングトランジスタとで構成された 請求項4記載のパワーオンリセット装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はパワーオンリセットに関 上設定できるパワーオンリセット回路に関する。

[0002]

【従来の技術】従来のパワーオンリセット回路は、図5 に示されているように、リファレンス電圧(V3)を発 生させるダイオード列18と抵抗19を電源電圧VCCと 接地間に接続し、これと並列に電源電圧VCCを分圧(V 2) するための抵抗20,21を設け、リファレンス電 圧V3と分圧V2とをコンパレータ17に供給してい る。コンパレータ17は分圧V2とリファレンス電圧V 3を比較してパワーオンリセット信号を出力する。

2

【0003】次に動作について説明する。ダイオード列 18と抵抗19に作られるリファレンス電圧V3は、各 ダイオードの順方向電圧VFを0.6Vとすると、0. $6 V \times 3 = 1$. 8 V と なる。 コンパレータ 1 7 には、このリファレンス電圧V3と電源電圧VCCを抵抗20, 21によって分圧電圧V2とが供給され、分圧電圧V2 は電源電圧VCCの立ち上がりと共に大きくなる。分圧電 圧V2がリファレンス電圧V3(1.8V)よりも大き くなると、図6のA点でコンパレータ17の出力が反転 【請求項2】 外部電源電圧が第1基準電圧に達すると 10 する。このパワーオンリセット信号が内部回路をセット 状態からリセット状態にして、立ち上がり時の過渡状態 に起因する誤動作から半導体装置を守り、以後、正常に 動作させる。

[0004]

【発明が解決しようとする課題】この従来のパワーオン リセット回路では唯1点(A点)のみ監視しているの で、1種類の電源に対してのみ有効であり、例えば3電 源以上が同一半導体装置に混在する場合、各電源の立ち 上がり時間が異なるため、いずれか1種類の電源の電圧 【請求項3】 第1パワーオンリセット回路は、外部電 20 がA点に達したとしても、パワーオンリセットの効かな い電源系に出力電圧の波形異状等が生じるという問題点 があった。

> 【0005】仮に、図5に示したパワーオンリセット回 路を2つ用い、3電源の素子にパワーオンリセットをか けた場合、上記出力電圧の波形異状は生じにくくなるも のの同一構成の回路を2つ用いなければならないため、 回路電流の増加、素子数の増加などの問題点があった。

[0006]

【課題を解決するための手段】本発明の要旨は、外部か ら供給される外部電源電圧が第1基準電圧に達すると第 1パワーオンリセット信号を出力する第1パワーオンリ セット回路と、内部電源電圧が第2の基準電圧に達する と第2パワーオンリセット信号を出力する第2パワーオ ンリセット回路と、第2パワーオンリセット信号に応答 して第1パワーオンリセット回路を非活性化し第1パワ ーリセット信号の出力レベルを固定する手段とを備えた ことである。

[0007]

【発明の作用】外部電源電圧が上昇を開始し、第1基準 し、特にパワーオンリセットされるタイミングを2回以 40 電圧に達すると、第1パワーオンリセット信号が出力さ れ、その後、内部電源電圧が第2の基準電圧に達する と、第2パワーオンリセット信号が出力される。この第 2パワーオンリセット信号は第1パワーオンリセット回 路にも供給され、第1パワーオンリセット信号の出力レ ベルの固定と、第1パワーオンリセット回路の非活性化 にも使用される。

[0008]

【実施例】次に本発明の実施例について図面を参照して 説明する。図1は本発明の第1実施例を示す等価回路で 50 ある。

3

【0009】本実施例はDC/DCコンバータで5V電 源 (VCC) を+10V (VDD) と-10V (VSS) に昇 圧し、この電源で内部回路を動作させる4電源の半導体 装置のパワーオンリセットを行う。DC/DCコンバー 夕用のパワーオンリセット回路100は、基準電圧V3 を作るためのダイオード列18と抵抗19との直列接続 体と、5V電源VCCの立ち上がりに従い増加する分圧V 2を作る抵抗列20と、基準電圧V3と分圧V2を入力 し、DC/DCコンバータで昇圧された電圧+10V (VDD) と-10V (VSS) で動作するオペアンプで構 10 る。 成されたコンパレータ5と、コンパレータ5のオン/オ フを行うコンパレータスイッチ3と、コンパレータ5が オフ状態であるときコンパレータ5の出力を固定するイ ンバータ固定用スイッチ6と、インバータ4とで構成す

【0010】内部回路用のパワーオンリセット回路11 0は、基準電圧 V 5を作る抵抗 2 1 と、ダイオード列 2 2と、DC/DCコンバータによって昇圧される電圧V DDと基準電圧V5を入力し電源電圧VCCで動作するコン パレータ1と、この出力信号をDC/DCコンバータで 20 されている。 昇圧する電圧まで引き上げるレベルシフタ2とで構成さ れている。

【0011】コンパレータスイッチ3と入力固定用のス イッチ6のゲートには、コンパレータ1から出力されレ ベルシフタ2によって昇圧された信号が入力されてい る。またコンパレータ5の出力は、インバータ4を介し TDC/DCコンバータ部のセット用トランジスタ10 a, 10bのゲートに接続されている(図3参照)。

【0012】次に動作を図2を用いて説明する。5V電 上がっていく。例えば、コンパレータ5の基準電圧V3 を1.8、もう一方の入力を3/5 VCCとすると、電源 電圧VCCが3Vとなったとき(図2中A点)、コンパレ ータ5の出力が反転し、DC/DCコンバータをリセッ トする。

【0013】その結果、DC/DCコンバータは動作を 開始し、昇圧電圧VDDは上昇しはじめる。

【0014】次に、コンパレータ1の基準電圧V5をV CC+VF×2、もう一方の電圧をVDDとすると、VDDが 昇圧されVCCよりも約1.5 V以上高くなると(図2B 40 点)コンパレータ1の出力が反転し、このコンパレータ の出力信号がレベルシフタ2によってレベルを上昇され る。したがって内部回路がリセットされる。

【0015】一方、コンパレータ5はオフ状態となり、 コンパレータ5の出力はインバータ入力固定用スイッチ 6がオンすることによって低レベルに固定される。

【0016】逆に、5V電源VCCがオフしようとすると き(図2のD点)は、VDDの電圧がVCC+1. 5 Vより 低くなると(図2中C点)、コンパレータ1の出力が反 転し、内部回路がセットされる。コンパレータ5のスイ *50* 回路で回路電流を多少消費しても内部回路用パワーオン

ッチ3がオンし、インバータ入力固定用スイッチ6はオ フする。VCCが3V以下になると、5の出力が反転しD C/DCコンバータ部がセットされる。

【0017】DC/DCコンバータ用パワーオンリセッ ト同路100は第1パワーオンリセット同路として機能 し、内部回路用パワーオンリセット回路110は第2パ ワーオンリセット回路として機能する。スイッチ3,6 が第1パワーオンリセット回路の非活性化と第1パワー オンリセット信号の出力レベルを固定する手段を構成す

【0018】次に本発明の第2実施例について図4を参 照して説明する。DC/DCコンバータ用パワーオンリ セット回路150は、基準電圧V8を作るためのダイオ ード列18と、抵抗19と、VCC電源の立ち上がりにと もない増加するVCCの分圧V6を作る抵抗列20と、電 圧V6、V8を入力しDC/DCコンバータで昇圧され た電圧10V (VDD) と-10V (VSS) で動作するコ ンパレータ13と、コンパレータ用のスイッチ16と、 インバータ15の入力を固定するスイッチ14とで構成

【0019】内部回路用のパワーオンリセット回路16 0 は基準電圧V10を作る抵抗21とダイオード列22 と、DC/DCコンバータによって昇圧される電圧VDD の増加に伴って変化する分圧 V 9 を作る抵抗列 2 3 と、 これらの電圧V9, V10を入力しVCCで動作するコン パレータ11と、この出力信号をDC/DCコンバータ で昇圧する電圧に引き上げるレベルシフタ12とで構成 されている。コンパレータ用のスイッチ16と入力固定 用スイッチ14のゲートには、レベルシフタ12の出力

【0020】第2実施例の動作は第1実施例と同様であ り、まず、VCCが3V程度となるとDC/DCコンバー 夕用のパワーオンリセット回路150がリセットされ る。DC/DCコンバータが動作し、VDDの電位が上昇 し、電圧 V DDが V CC + 1. 5 V 程度の電圧となると、内 部回路がリセットされ、先に働いたDC/DCコンバー 夕側のコンパレータ13がオフし、インバータ15の入 力が固定される。

[0021]

【発明の効果】以上説明したように本発明は、内部回路 用と移動電源電圧発生回路用のパワーオンリセット回路 を用い、内部回路用のパワーオンリセット回路で複数電 源電圧発生回路用のパワーオンリセット回路をオフさせ ているので、消費電流を少なくすることができるという 効果を得られる。

【0022】さらに、立ち上がりタイミングの異なる電 源を持つ素子の出力波形の異状などを防ぐことができる という効果も得られる。

【0023】複数電源発生回路用のパワーオンリセット

5

リセット回路で停止でき、シフトレジスタを用いずに複数電源電圧発生用パワーオンリセット回路が構成できる ため素子数を少なくすることができるいう効果も有する。

【図面の簡単な説明】


- 【図1】本発明の第1実施例を示す等価回路図である。
- 【図2】第1実施例のタイミングチャートである。
- 【図3】DC/DCコンバータ部リセット用スイッチの回路図である。
- 【図4】本発明の第2実施例を示す等価回路図である。
- 【図 5】従来のパワーオンリセット回路の回路図であ る。


【図6】従来のパワーオンリセット回路のタイミングチャートである。

【符号の説明】

- 1 コンパレータ
- 2 レベルシフタ
- 3 コンパレータスイッチ
- 4 インバータ

【図1】






5 コンパレータ

- 6 インバータ入力固定用スイッチ
- 7 VDD波形
- 8 VCC波形
- 9 VSS波形
- 10 DC/DCコンバータ部リセットスイッチ


6

- 11 コンパレータ
- 12 レベルシフタ
- 13 コンパレータ
- 10 14 インバータ入力固定用スイッチ
 - 15 インバータ
 - 16 コンパレータスイッチ
 - 17 コンパレータ
 - 18, 22 ダイオード
 - 19, 20, 21, 23 抵抗
 - 100,150 DC/DCコンバータ用パワーオン
 - リセット回路(第1パワーオンリセット回路)
 - 110, 160 内部回路用パワーオンリセット回路 (第2パワーオンリセット回路)


[図2]



【図4】



【図5】



【図6】

